📌 新闻内容
2026年5月14日，台积电在年度技术论坛上首次提出AI芯片“三层蛋糕”理论。台积电副共同营运长张晓强指出，外界常以黄仁勋提出的“五层蛋糕”描述AI生态系统（电力→数据中心→芯片→模型→应用），但从芯片视角重新拆解，AI芯片本身还可细分为三个核心层次：运算（Compute）、异质整合与3D IC、以及“未来最重要的”光子与光学互连。
这一理论并非空中楼阁。台积电先进技术业务开发处长袁立本在论坛上详细阐述了对应的平台架构——SoIC（系统整合芯片）+ CoWoS（晶圆上芯片封装）+ COUPE（光互连平台），三者分别对应蛋糕的三层。其中COUPE技术尤为引人注目：全球首款采用该技术的200Gbps微环调制器已于今年投入生产，并实现了低于一亿分之一的比特误码率。张晓强在论坛上特别强调：“一定要记住COUPE。”
同日，台积电还发布了重磅市场预测：在AI需求推动下，2030年全球芯片市场规模将超过1.5万亿美元，较此前预测高出50%。从2022年到2026年，人工智能加速器晶圆需求预计将增长11倍。CoWoS方面，今年量产的5.5倍光罩尺寸版本良率已达98%，为目前全球最大尺寸；2028年将量产14倍光罩尺寸CoWoS（整合20颗HBM），2029年进一步推进至超14倍版本（整合24颗HBM）。
🔥 技术演进 / 核心问题
- “三层蛋糕”理论将AI芯片架构拆解为运算层（GPU/NPU核心）、封装整合层（SoIC + CoWoS）、光互连层（COUPE），每一层都有独立的技术演进路线和产业价值
- COUPE光互连技术通过SoIC将电子集成电路（EIC）与光子集成电路（PIC）进行3D堆叠，相较传统铜线，系统能效提升4倍、延迟降低10倍；若与封装平台深度整合，能效提升可达10倍、延迟降低20倍
- CoWoS路线图明确：5.5倍光罩尺寸（2026，良率98%）→ 14倍（2028，20颗HBM）→ 超14倍（2029，24颗HBM），中介层面积持续扩大以容纳更多算力和存储
- 2030年CPO（共封装光学）市场规模预计达100亿美元，COUPE技术已获英伟达、博通采用，2026年同步实现规模化量产，标志着CPO产业链成熟度全面达标
- AI加速器晶圆需求4年增长11倍，倒逼封装技术从“能封装”向“高效封装”跃迁，先进封装已成为AI芯片性能的核心瓶颈之一
🧠 关键洞察
💡 引发思考
台积电的“三层蛋糕”理论揭示了一个被忽视的趋势：AI算力竞赛的下半场，战场正从“芯片设计”转向“系统整合”。过去几年，行业关注的焦点是GPU架构的演进（Hopper → Blackwell → Rubin），但封装和互连技术的进步同样——甚至更加——关键。当单颗芯片的算力增长放缓，通过先进封装将多颗芯片高效整合、通过光互连实现芯片间的高速通信，成为突破算力天花板的核心手段。这对整个半导体产业链意味着：封装厂、硅光子厂商、HBM供应商将获得前所未有的战略地位。
另一个值得深思的信号是台积电对2030年芯片市场规模的乐观预测（1.5万亿美元，上调50%）。这不仅是对AI需求的押注，更是对自身技术路线的信心表达。如果COUPE和CoWoS路线图如期兑现，台积电将在AI芯片封装领域建立近乎垄断的地位。对于其他晶圆代工厂（三星、英特尔）而言，追赶的窗口正在快速关闭。对于AI芯片设计公司而言，与台积电的深度绑定将成为必然选择。
📎 相关阅读
- [台积电首提AI芯片“三层蛋糕”理论：光互连“未来最重要” COUPE技术或站“C位”](https://finance.sina.com.cn/jjxw/2026-05-14/doc-inhxvyep3922470.shtml) — 科创板日报 2026-05-14
- [全球半导体销售 Q4 2025 → Q1 2026 增长 25%](https://www.semiconductors.org/) — SIA 2026-05-12
逍遥云初 | 2026.05.14
